〜半導体受託生産会社最大手のTSMCグループ唯一の『半導体製品・設計開発メーカー』／世界の大手企業の製品（AI、カメラ、車載、スマホ、VR等）の開発に携わることが可能〜 論理合成およびタイミング解析・タイミング収束をリードし、PrimeTimeを用いた静的タイミング解析（STA）を実施しています。また、Design CompilerシリーズやGenusを用いた論理合成、SDC（タイミング制約）の設計・作成・レビュー・最適化にも携わっています。 ■業務詳細： 顧客からリリースされたデータベースの受け入れチェックを行い、問題点の抽出し、解決策を検討し、顧客へフォードバックを実施し、顧客と密接な関係を構築していきます。 設計業務においては、社内のDFTメンバーやレイアウト設計担当者と協調しながら、レイアウト設計担当者との技術的な交渉・調整を行い、設計品質およびタイミング目標の達成を推進しています。さらに、顧客向けリリースデータの確認、品質保証、フィードバック対応を担当するとともに、海外顧客およびGUC本社に対して、設計進捗や技術課題の報告を行っています。加えて、設計中に発生する技術的なトラブルの原因究明および解決を行い、GUC本社のFlowチームとも連携しながら、設計フローや設計手法の改善に取り組んでいます。 これまで培ってきた論理合成、STA、SDC設計、顧客対応、DFT、レイアウト設計者との調整経験を活かし、設計チームを技術面から牽引していただくことを期待しています。 特に、以下のような方には大きなやりがいを感じていただけます。 - 最先端プロセスのASIC／SoC開発に挑戦したい方 - 論理合成・STA・SDCの専門性をさらに高めたい方 - チップ全体の性能や品質に責任を持ちたい方 - 顧客や海外拠点と直接やり取りしながら開発を進めたい方 - 技術とマネジメントの両面でチームをリードしたい方 - 設計フローや開発プロセスの改善にも携わりたい方 - AI、HBM、3D Chipletなど、次世代半導体技術に関心がある方 ■当社について： GUCは製品のエンジンとなる ASIC ／ SoCのデジタル半導体設計開発、量産安定供給・販売、及び、アナログIP設計＆供給・販売を行っているTSMCグループ唯一の半導体メーカーです。 変更の範囲：会社の定める業務

〜半導体受託生産会社最大手のTSMCグループ唯一の『半導体製品・設計開発メーカー』／世界の大手企業の製品（AI、カメラ、車載、スマホ、VR等）の開発に携わることが可能〜 顧客製品の仕様に合わせたテスト計画の立案から、DFT回路の仕様設計、実装、検証、出荷テスト対応まで、幅広い工程を担当します。チップごとに異なる回路構成や要求に応じて最適なDFTを形にしていくため、技術力を生かしながら上流から量産に近いフェーズまで一貫して関われることが特徴です。 ■業務詳細： 業務では、各種DFTツールを用いた実装だけでなく、特殊なテスト回路のRTL設計や論理合成、Timing制約の作成、STAによる検証と解析など、専門性の高い設計業務も担います。また、出荷テスト部門と連携したテストボード仕様の検討や、テストパターンの設計、検証、デバッグにも携わるため、製品品質や歩留まり改善に直接貢献できるポジションです。 マネージャーとして、プロジェクト全体の進捗、品質、リソース、リスクを管理し、メンバーの育成・評価や組織運営、他部門との調整、経営層への報告まで幅広く担当しています。 これまで培ってきたDFT設計、Gateレベル検証、RTL理解、EDAツール活用、チームリードの経験を活かし、担当製品のDFT開発を技術面・組織面の双方から牽引していただきます。 特に、以下のような志向をお持ちの方に適したポジションです。 - 最先端プロセスを用いたASIC／SoC開発に挑戦したい方 - DFTの専門性を活かして、チップ全体の品質向上に貢献したい方 - テスト設計から量産・歩留まり改善まで幅広く関わりたい方 - 大規模・高性能チップの設計経験をさらに深めたい方 - 顧客や海外拠点と直接議論し、技術提案を行いたい方 - DFTエンジニアとしての専門性とマネジメント力を両立させたい方 - AI、HBM、3D Chiplet、自動運転など次世代分野の製品に関わりたい方 ■当社について： GUCは製品のエンジンとなる ASIC ／ SoCのデジタル半導体設計開発、量産安定供給・販売、及び、アナログIP設計＆供給・販売を行っているTSMCグループ唯一の半導体メーカーです。 変更の範囲：会社の定める業務

〜半導体受託生産会社最大手のTSMCグループ唯一の『半導体製品・設計開発メーカー』／スキルアップサポート制度／世界の大手企業の製品（AI、カメラ、車載、スマホ、VR等）の開発に携わることが可能／転勤無／完全週休二日制（土日祝）〜 ChipおよびBlockのレイアウト設計を中心に、TopからWhole-Chipまで幅広い物理設計業務を担当します。フロアプランニングや電源メッシュの構成検討、自動配置配線、クロックツリー合成、STAによるタイミング検証と収束対応まで、物理実装の中核となる工程に一貫して携わるポジションです。 また、DRC、LVS、SI、IR Dropなどのサインオフ検証を通じて、性能、面積、消費電力、信頼性のバランスを考えながら、製品全体の物理設計を最適化していきます。Cadence InnovusやSynopsys ICC2、Fusion Compilerなどのツールを活用し、実務に即した高度な設計経験を積むことができます。 ■業務詳細： 社内のFEDやDFTメンバーと連携しながら設計を進めるだけでなく、顧客への進捗報告や技術課題の説明、仕様やスケジュールの調整にも関わります。さらに、台湾本社のFlowチームと協力して設計フローや手法の改善を進めるほか、プログラム言語を用いた設計環境の整備や業務効率化にも取り組みます。設計力に加えて、調整力や改善力も発揮しながらプロジェクトをリーダーとして、前に進めたい方に適したポジションです。 ASICレイアウトエンジニアは、Blockのレイアウト設計からWhole-Chipレベルの物理実装まで、製品性能を左右する重要な役割を担います。 フロアプランニング、電源設計、自動配置配線、CTS、STA、各種サインオフ検証まで幅広い工程に携わり、性能、面積、消費電力、信頼性の最適なPPAを追求していきます。 特に、以下のような志向をお持ちの方に適したポジションです。 -最先端プロセスを用いたASIC／SoC開発に挑戦したい方 -ASICの物理設計に幅広く関わりたい方 -レイアウト設計の専門性をさらに高めたい方 -フロアプランからサインオフまで一貫して携わりたい方 -技術課題に前向きに向き合える方 -AI、HBM、3D Chiplet、自動運転など次世代分野の製品に関わりたい方 変更の範囲：会社の定める業務

〜半導体受託生産会社最大手のTSMCグループ唯一の『半導体製品・設計開発メーカー』／世界の大手企業の製品（AI、カメラ、車載、スマホ、VR等）の開発に携わることが可能〜 論理合成およびタイミング解析・タイミング収束をリードし、PrimeTimeを用いた静的タイミング解析（STA）を実施しています。また、Design CompilerシリーズやGenusを用いた論理合成、SDC（タイミング制約）の設計・作成・レビュー・最適化にも携わっていただきます。 ■業務詳細： 社内のDFTメンバーやレイアウト設計担当者と協調しながら、レイアウト設計担当者との技術的な交渉・調整を行い、設計品質およびタイミング目標の達成を推進しています。さらに、顧客向けリリースデータの確認、品質保証、フィードバック対応を担当するとともに、海外顧客およびGUC本社に対して、設計進捗や技術課題の報告を行っています。加えて、設計中に発生する技術的なトラブルの原因究明および解決を行い、GUC本社のFlowチームとも連携しながら、設計フローや設計手法の改善に取り組んでいます。 マネージャーとして、プロジェクト全体の進捗、品質、リソース、リスクを管理し、メンバーの育成・評価や組織運営、他部門との調整、経営層への報告まで幅広く担当しています。 これまで培ってきた論理合成、STA、SDC設計、顧客対応、物理設計との調整経験を活かし、設計チームを技術面・組織面の両方から牽引していただくことを期待しています。 特に、以下のような方には大きなやりがいを感じていただけます。 ・最先端プロセスのASIC／SoC開発に挑戦したい方 ・論理合成・STA・SDCの専門性をさらに高めたい方 ・チップ全体の性能や品質に責任を持つ仕事がしたい方 ・顧客や海外拠点と直接議論し、技術提案を行いたい方 ・技術とマネジメントの両面でチームをリードしたい方 ・設計フローや開発プロセスの改善にも携わりたい方 ・AI、HBM、3D Chipletなど、次世代半導体技術に関心がある方 ■当社について： GUCは製品のエンジンとなる ASIC ／ SoCのデジタル半導体設計開発、量産安定供給・販売、及び、アナログIP設計＆供給・販売を行っているTSMCグループ唯一の半導体メーカーです。 変更の範囲：会社の定める業務

〜半導体受託生産会社最大手のTSMCグループ唯一の『半導体製品・設計開発メーカー』／スキルアップサポート制度／世界の大手企業の製品（AI、カメラ、車載、スマホ、VR等）の開発に携わることが可能／転勤無／完全週休二日制（土日祝）・年間休日129日〜 ■業務内容： 〇車載SoC向け顧客に対して ＂FuSa（Functional Safety）＂ をコンサルティング （世界中の顧客が対象） ・顧客の車載SoC（ASIC）仕様をベースにFuSa対象（ISO26262準拠）となる回路の定義・策定、品質確保手段の立案 ・Safety PlanとHardwere Safety要求をその目標と合わせて定義 ・顧客回路仕様に沿ってFuSa islandを定義 ・対象となるASILグレードの判断・判定 ・FMEDA （Failure Modes Effects and Diagnostics Analysis）をベースとした解析 ・AEC−Q100必要性の判断：AECグレードレベルの判断・判定 ・AEC−Q104必要性の判断：MCM （Multi−Chip−Module） StressテストとDFT手法の立案 ・定義したFuSa対象に対するDFT戦略立案 （LBIST対象箇所・DFTレベル判断 等） ・社内、物理実装設計メンバー （RTL／論理合成／DFT／P＆R／PV） との協調対応 （定義したFuSa対象が物理実装困難であれば代替案を立案） ・定義したFuSa設定ゴールに沿って顧客の回路設計をサポート（コンサルティング） ■ポジション： Automotive FuSa Architect （上級職） ■当社について： GUCは製品のエンジンとなる ASIC ／ SoCのデジタル半導体設計開発、量産安定供給・販売、及び、アナログIP設計＆供給・販売を行っているTSMCグループ唯一の半導体メーカーです。世界初となるTSMC最先端プロセスを用いた顧客製品の基幹設計開発に携わることが可能です。 ■企業魅力： ◆TSMCグループ唯一の半導体メーカーである強み ◆時代は必ず先端ASICを求め、その最先端ASIC設計開発はGUCが担う ◆ChatGPT対応DRAM向けI/FのHBMは世界最高性能 変更の範囲：会社の定める業務

〜半導体受託生産会社最大手のTSMCグループ唯一の『半導体製品・設計開発メーカー』／スキルアップサポート制度／世界の大手企業の製品（AI、カメラ、車載、スマホ、VR等）の開発に携われる／転勤無〜 ■業務内容： ◎Chiplet向けCPU搭載仕様設計に向け、直接、顧客のコンサルティングを実施 ・Chiplet化観点での、CPU設定・制御・分散化、回路仕様設計コンサル ・Multi-core & Multi-chipletに対応したCPU構成を立案 ・Multi-Die-Networking, HPC、等のCPU対応Chiplet仕様、及び、アーキテクチャ／Microアーキテクチャ仕様の定義 ・Chiplet化観点での、CPU〜Cashメモリ間の分散・制御、回路仕様設計コンサル ・Chiplet化観点での、CPU Interconnect 仕様設計コンサル ・Chiplet化観点での、CPU Subsystem 仕様設計コンサル ・Chiplet化観点での、CPU BUS system仕様設計コンサル（CHI、AXI等の On-Chip-Bus対応） ・CPU〜アナログIP（PCIe、CXL、DDR 等）制御対応コンサル ・ARM Neoverse（V、N、E series）を活用したCPU制御・周辺仕様設計コンサル ・CMN（Coherent Mesh Network）のメッシュ対応コンサル ・システムIP対応コンサル ・UCIe対応サポート ・Chiplet利点の一つである今後の機能拡張性を考慮したCPU仕様設計コンサル ・GUC社内の、設計、検証、Physical実装チームとの折衝、及び社内の物理設計状況に応じた顧客交渉 ■当社について： GUCは製品のエンジンとなる ASIC／SoCのデジタル半導体設計開発、量産安定供給・販売、及び、アナログIP設計＆供給・販売を行っているTSMCグループ唯一の半導体メーカーです。世界初となるTSMC最先端プロセスを用いた顧客製品の基幹設計開発に携わることが可能です。 ■企業魅力： ◆TSMCグループ唯一の半導体メーカーである強み ◆時代は必ず先端ASICを求め、その最先端ASIC設計開発はGUCが担う ◆ChatGPT対応DRAM向けI/FのHBMは世界最高性能 変更の範囲：会社の定める業務

〜半導体受託生産会社最大手のTSMCグループ唯一の『半導体製品・設計開発メーカー』／世界の大手企業の製品（AI、カメラ、車載、スマホ、VR等）の開発に携わることが可能〜 ■業務内容： ◎Chiplet化に伴うIO＆インターフェイス仕様設計対応の顧客コンサルティング ・従来のモノリシック型の1chipからChiplet化に向けた外部入出力＆Interface信号の制御・接続・分散のコンサル ・Chiplet化により、回路機能を複数のDieに分散した際の入出力＆Interface信号制御・接続・分散のコンサル ・Chiplet化に伴うアナログIP（PCIe、CXL,、Ethernet、高速SerDes、メモリIF等）の入出力＆Interface信号制御・接続・分散のコンサル ・外部入出力に直結だったHardMacroをChiplet化により複数Chip化した際の入出力＆Interface信号制御・接続・分散のコンサル ・Chiplet化に伴うBUS配線の入出力＆Interface信号制御・接続・分散のコンサル ・Chipletの利点を活かすための各DieのIO（入出力）＆Interface信号の分散・接続・制御手法の立案 ・Chiplet化により、性能を劣化させないための入出力＆Interface信号回路の分散・制御手法の立案 ・Chiplet技術を活用した今後の回路拡張性を考慮して、入出力＆Interface信号の分散・制御手法の立案 ・Chiplet-CPU Architectとの協調設計（CPU／Cacheメモリ／CPU-Subsystemの入出力＆Interface信号対応考慮） ・UCIe対応サポート ・GUC社内の、設計、検証、Physical実装チームとの折衝、及び社内の物理設計状況に応じた顧客交渉 ・Chiplet用に分散制御した回路の入出力信号仕様での物理実装妥当性判断・確認 ・GUC社内物理設計チームとの折衝 ■当社について： GUCは製品のエンジンとなる ASIC ／ SoCのデジタル半導体設計開発、量産安定供給・販売、及び、アナログIP設計＆供給・販売を行っているTSMCグループ唯一の半導体メーカーです。世界初となるTSMC最先端プロセスを用いた顧客製品の基幹設計開発に携わることが可能です。 変更の範囲：会社の定める業務

〜半導体受託生産会社最大手のTSMCグループ唯一の『半導体製品・設計開発メーカー』／スキルアップサポート制度／世界の大手企業の製品（AI、カメラ、車載、スマホ、VR等）の開発に携わることが可能／転勤無／完全週休二日制（土日祝）〜 ChipおよびBlockのフィジカル検証を中心に、製品の品質を最終的に検証する重要な役割を担います。 DRC、LVS、IR Dropをはじめとする各種サインオフ検証を通じて設計内容を確認し、検証結果の解析や課題解決まで一貫して対応します。 また、フロアプラン設計では、Bump AssignやIO配置設計、電源仕様設計、電源Meshの構成検討と設計にも携わり、チップ全体を見渡しながら最適な物理設計を進めます。加えて、社内メンバーや、社内外のパッケージ設計者と連携しながら、2.5Dや3DICを含むチップとパッケージ間の設計整合性確認にも取り組みます。 近年、需要が急速に増加しているCoWoSの設計も担っており、最新の3DICの設計に取り組むことができます。 このポジションでは、設計や検証の実務だけでなく、顧客へのプロジェクト進捗や技術課題の報告も担当します。そのため、物理設計や検証の専門性を生かしながら、関係者と協力して課題を前に進めたい方に適した役割です。 特に、以下のような志向をお持ちの方に適したポジションです。 - 最先端プロセスと3DICのASIC／SoC開発に挑戦したい方 - DRC／LVS／IR Dropなどのフィジカル検証経験を活かしたい方 - チップ単体だけでなく、パッケージや3DICを含めた設計に関わりたい方 - 大規模・高性能チップの品質と信頼性を支えたい方 - 顧客や海外拠点と直接やり取りしながら開発したい方 - AI、HBM、3D Chiplet、自動運転などの次世代半導体分野に関心がある方 ■当社の魅力＆特徴： ・世界最先端のTSMCプロセスを用いた製品開発が可能 ・日本のデザインセンターで2nm技術開発完了済 ・ASIC（SoC）チップ全体の設計に携わる ・電化製品、AI、車載品、Bitcoin、ゲーム機、スーパーコンピューター、VR／AR、ドローン、SSDなど多岐にわたる製品に携わる 変更の範囲：会社の定める業務

〜半導体受託生産会社最大手のTSMCグループ唯一の『半導体製品・設計開発メーカー』／スキルアップサポート制度／世界の大手企業の製品（AI, カメラ, 車載, スマホ, VR等）の開発に携わることが可能／転勤無／完全週休二日制（土日祝）〜 ■職務内容： ASIC / SoC 設計＆供給サービスを主軸とした事業を行う当社にて、ASIC / SoC設計業務におけるプロジェクト・マネージャーをお任せいたします。 ■採用背景・ミッション： ・先端プロセス製品開発の需要拡大＆更なる高パフォーマンス化に伴い増員採用となります。 ・「TSMC」グループで唯一の『半導体製品・設計開発メーカー』である当社は、世界で先陣を切ってTSMCの最新技術を使用可能であり、最大限ビジネスに活かす事が可能な会社です。更にこれら新技術を適用した製品をTSMCと共に立ち上げる役割も担っており、高度なアドバンテージ技術とビジネス面での大きな将来性を有しています。 ■職務詳細： ASIC/SoC設計プロジェクトマネージャーとして、以下業務をお任せいたします。 - 社内設計者と協業し、プロジェクトの社内進捗管理、スケジュール立案、社内他部門との折衝などの対応 - お客様対応窓口として、お客様要求依頼対応、質疑応答、会議進行、量産歩留まり窓口などの対応 - 新規製品受注のためのプレゼン、見積対応 ■会社・求人の魅力： ・当社は製品メーカーが世に出す製品のエンジンとなる半導体部品(ASIC / SoC)の設計開発、及び、供給を担っています。 ◆設計開発 ASIC性能が製品性能を左右するため、高度な設計技術力が腕の見せ所であり、実際に具現化するのがGUCの使命です。 ◆安定供給 製品メーカーへ半導体チップを安定供給させるための高度な故障検出技術も有しており、世界でも高い信頼を得ています。 ◎英語学習サポートをはじめ、スポーツジムや一般的な習い事、趣味活動に対しても、サポート制度があります。この制度のおかげで、社員の英語力が年々アップしています。 ◎無料の各種ドリンクやスナックが並んだリフレッシュコーナーがあります。 変更の範囲：会社の定める業務

〜半導体受託生産会社最大手のTSMCグループ唯一の『半導体製品・設計開発メーカー』／スキルアップサポート制度／世界の大手企業の製品（AI、カメラ、車載、スマホ、VR等）の開発に携わることが可能／転勤無／完全週休二日制（土日祝）〜 ■業務内容： STDセル開発者として ・Cadence VirtuosoにてSTDセルの開発 ・顧客ニーズ、設計トレンドから要求されるSTDラインナップの検討 ・合成ツールによる、設計後のSTDセルの性能評価 ・自動レイアウトツールによる、設計後のSTDセルの性能評価 ■当社について： GUCは製品のエンジンとなる ASIC ／ SoCのデジタル半導体設計開発、量産安定供給・販売、及び、アナログIP設計＆供給・販売を行っているTSMCグループ唯一の半導体メーカーです。世界初となるTSMC最先端プロセスを用いた顧客製品の基幹設計開発に携わることが可能です。更に次世代SoC技術である3D Chiplet、及び、生成AIに必須のDRAMとSoCを繋ぐメモリI／F（HBM）技術においても業界をリードしています。 ■当社の魅力＆特徴： 〇TSMCグループ唯一の半導体メーカー ・世界最先端のTSMCプロセスを用いた製品開発が可能 ・日本のデザインセンターで2nm技術開発完了済 ・TSMCのChiplet 2.5D （CoWoS、InFo）、3D（SoIC）技術と密に連携可能 〇チップ設計全般を担う遣り甲斐と達成感 ・ASIC（SoC）チップ全体の設計に携わる ・仕様設計から販売まで全てを担当 ・他社が真似できない高度な設計技術とノウハウ保有 〇バリエーションに富んだ有名製品のエンジン設計 ・世界の有名製品エンジン設計開発が日本で可能 ・顧客と直接討議しつつ先端技術を駆使 ・電化製品、AI、車載品、Bitcoin、ゲーム機、スーパーコンピューター、VR／AR、ドローン、SSDなど多岐にわたる製品に携わる ・世界中の顧客製品商談に参加、海外出張のチャンスも多い 〇時代は必ず先端ASICを求める ・常にASIC設計に需要があり、製品のエンジン技術に関わる ・TSMCグループであるため最先端プロセス技術に有利 変更の範囲：会社の定める業務

〜半導体受託生産会社最大手のTSMCグループ唯一の『半導体製品・設計開発メーカー』／スキルアップサポート制度／世界の大手企業の製品（AI、カメラ、車載、スマホ、VR等）の開発に携わることが可能／転勤無／完全週休二日制（土日祝）〜 ChipおよびBlockのフィジカル検証を中心に、製品の品質を最終的に検証する重要な役割を担います。 DRC、LVS、IR Dropをはじめとする各種サインオフ検証を通じて設計内容を確認し、検証結果の解析や課題解決まで一貫して対応します。 また、フロアプラン設計では、Bump AssignやIO配置設計、電源仕様設計、電源Meshの構成検討と設計にも携わり、チップ全体を見渡しながら最適な物理設計を進めます。加えて、社内メンバーや、社内外のパッケージ設計者と連携しながら、2.5Dや3DICを含むチップとパッケージ間の設計整合性確認にも取り組みます。 近年、需要が急速に増加しているCoWoSの設計も担っており、最新の3DICの設計に取り組むことができます。 このポジションでは、設計や検証の実務だけでなく、顧客へのプロジェクト進捗や技術課題の報告も担当します。そのため、物理設計や検証の専門性を生かしながら、関係者と協力して課題を前に進めたい方に適した役割です。 マネージャーとして、プロジェクト全体の進捗、品質、リソース、リスクを管理し、メンバーの育成・評価や組織運営、他部門との調整、 経営層への報告まで幅広く担当しています。 特に、以下のような志向をお持ちの方に適したポジションです。 - 最先端プロセスのASIC／SoC開発に挑戦したい方 - DRC／LVS／IR Dropなどのフィジカル検証経験を活かしたい方 - チップ単体だけでなく、パッケージや3DICを含めた設計に関わりたい方 - 技術とマネジメントの両面でチームをリードしたい方 ■当社の魅力＆特徴： ・世界最先端のTSMCプロセスを用いた製品開発が可能 ・日本のデザインセンターで2nm技術開発完了済 ・ASIC（SoC）チップ全体の設計に携わる ・電化製品、AI、車載品、Bitcoin、ゲーム機、スーパーコンピューター、VR／AR、ドローン、SSDなど多岐にわたる製品に携わる 変更の範囲：会社の定める業務

〜半導体受託生産会社最大手のTSMCグループ唯一の『半導体製品・設計開発メーカー』／スキルアップサポート制度／世界の大手企業の製品（AI、カメラ、車載、スマホ、VR等）の開発に携わることが可能／転勤無／完全週休二日制（土日祝）〜 ■業務内容： ＜FED＞ ・論理合成 ・STA（タイミング解析／タイミングイタレーション） ・SDC（タイミング制約）の設計 ・社内DFT／BEDメンバーとの協調設計 ・顧客への進捗報告 ・技術的なトラブルシューティング、HQのFlowチームと共同した改善活動 ＜DFT＞ ・製品仕様に合わせて最適化した出荷前テストプランを顧客へ提案 ・顧客CHIP回路構成に合わせ最適化したテスト回路の実装仕様設計及び実装／検証 ┗DFTツールを活用したテスト回路（MUXSCAN、MemoryBIST、BoundaryScan、LogicBIST、IP−DFT?等）の実装／検証 ┗DFTツールでは対応できない特別なTEST回路のRTL設計／検証／論理合成 ・実装したテスト回路のTiming制約作成／STAツールでの妥当性チェック／Timing検証結果解析 ・社内各部門との協調設計 ・顧客への進捗報告 ・出荷テスト対応部門と協力して出荷テスト用ATE向けTESTボードの仕様を策定 ・出荷テスト用パタンの設計／検証、テスト結果のデバッグ、歩留まり向上施策の検討 ＜BED＞ ・ChipおよびBlockのレイアウト設計 ・チームメンバーのサポート、進捗管理 ・社内FED／DFTメンバーと協調設計 ・顧客への進捗報告 ・技術的なトラブルシューティング、HQのFlowチームと共同した改善活動 ■ポジション： ASIC／SoC 設計エンジニア（FED、DFT、BED） ■当社について： GUCは製品のエンジンとなる ASIC ／ SoCのデジタル半導体設計開発、量産安定供給・販売、及び、アナログIP設計＆供給・販売を行っているTSMCグループ唯一の半導体メーカーです。世界初となるTSMC最先端プロセスを用いた顧客製品の基幹設計開発に携わることが可能です。更に次世代SoC技術である3D Chiplet、及び、生成AIに必須のDRAMとSoCを繋ぐメモリI／F（HBM）技術においても業界をリードしています。 変更の範囲：会社の定める業務

〜半導体受託生産会社最大手のTSMCグループ唯一の『半導体製品・設計開発メーカー』／世界の大手企業の製品（AI、カメラ、車載、スマホ、VR等）の開発に携わる／転勤無／完全週休二日制（土日祝）〜 日本における事業の急速な成長と業務拡大に伴い、GUC Japan(本社：横浜みなとみらい)では経験豊富な人事スペシャリストを 1 名募集します。 本ポジションは、GUC Japan における人事業務全般をリードする重要な人事リーダー職です。当面は人材採用および組織拡大に重点を置き、今後の日本における GUC の事業拡大を支える即戦力となる優秀な人材の発掘・採用を担っていただきます。 ■業務内容 HRスペシャリストとして、採用を中心に人事業務全般を幅広く担当いただきます。 【人材採用】 ・事業計画や組織戦略に基づく採用計画の立案・実行 ・各部門責任者との要件定義、採用戦略の策定 ・ダイレクトリクルーティング、人材紹介会社、各種採用媒体などを活用した母集団形成 ・候補者対応、面接運営、オファー交渉、クロージング ・入社後オンボーディングの企画・運営 ・採用ブランディング強化および採用プロセス改善 ・市場動向や報酬水準の調査・分析 【人事業務全般のマネジメント】 ・人材育成および研修施策の企画・運営 ・人事評価制度およびパフォーマンスマネジメントの運用・改善 ・労務管理、福利厚生、従業員エンゲージメント施策の推進 ・人事制度および社内規程の整備・運用 ・入社・退職手続きなどの人事オペレーション管理 ・組織開発、人員計画策定への参画 【HRビジネスパートナー】 ・経営層および各部門マネージャーへの人事コンサルティング ・事業戦略に基づく組織課題の抽出と解決施策の立案・実行 ・採用、人材育成、評価、労務、組織開発に関するアドバイザリー業務 ・組織パフォーマンス向上に向けた各種プロジェクトの推進 ■魅力 人事プロフェッショナルとして、GUC の日本における組織の構築・拡大において重要な役割を担うことができる、非常に重要なポジションです。 経営層と密接に関わる機会が多く、事業が大きく成長している局面において、人材戦略、組織開発、そして従業員のエンゲージメント向上など幅広い人事施策に主体的に携わることができます。 変更の範囲：会社の定める業務

〜半導体受託生産会社最大手のTSMCグループ唯一の『半導体製品・設計開発メーカー』／世界の大手企業の製品（AI、カメラ、車載、スマホ、VR等）の開発に携わることが可能〜 顧客製品の仕様に合わせたテスト計画の立案から、DFT回路の仕様設計、実装、検証、出荷テスト対応まで、幅広い工程を担当します。チップごとに異なる回路構成や要求に応じて最適なDFTを形にしていくため、技術力を生かしながら上流から量産に近いフェーズまで一貫して関われることが特徴です。 ■業務詳細： 各種DFTツールを用いた実装だけでなく、特殊なテスト回路のRTL設計や論理合成、Timing制約の作成、STAによる検証と解析など、専門性の高い設計業務も担います。また、出荷テスト部門と連携したテストボード仕様の検討や、テストパターンの設計、検証、デバッグにも携わるため、製品品質や歩留まり改善に直接貢献できるポジションです。 さらに、担当製品のDFTリーダーとして、顧客や社内外の関係者との調整、協力会社を含むエンジニアの取りまとめ、進捗管理や技術支援も担当します。設計スキルだけでなく、プロジェクト推進力やコミュニケーション力も発揮しながら、チームをリードしていきたい方に適した役割です。 これまで培ってきたDFT設計、Gateレベル検証、RTL理解、EDAツール活用、チームリードの経験を活かし、担当製品のDFT開発を技術面・組織面の双方から牽引していただきます。 特に、以下のような志向をお持ちの方に適したポジションです。 - 最先端プロセスを用いたASIC／SoC開発に挑戦したい方 - DFTの専門性を活かして、チップ全体の品質向上に貢献したい方 - テスト設計から量産・歩留まり改善まで幅広く関わりたい方 - 大規模・高性能チップの設計経験をさらに深めたい方 - 顧客や海外拠点と直接議論し、技術提案を行いたい方 - DFTエンジニアとしての専門性とマネジメント力を両立させたい方 - AI、HBM、3D Chiplet、自動運転など次世代分野の製品に関わりたい方 ■当社について： GUCは製品のエンジンとなる ASIC ／ SoCのデジタル半導体設計開発、量産安定供給・販売、及び、アナログIP設計＆供給・販売を行っているTSMCグループ唯一の半導体メーカーです。 変更の範囲：会社の定める業務