【東京/府中市】Verilog/VHDL・ASIC開発◆LSI論理設計・検証◆研修・福利厚生充実◆株式会社BREXA Technology
情報提供元
募集
仕事内容
【定年65歳/エンジニアとして最大限の価値発揮ができる/大型プロジェクト多数/正社員/福利厚生充実】 ■業務内容: 民生品向けデバイスに搭載されるLSIを対象に、論理回路設計および検証業務をご担当いただきます。FPGA・ASIC開発フローに沿い、RTLレベルでの設計・検証を中心とした純粋な設計技術業務に携わっていただくポジションです。 ■業務詳細: VerilogまたはVHDLを用いた論理回路の記述・修正、設計内容に基づくシミュレーションおよび検証対応、試験・テスト業務などを担当します。また、設計仕様書の作成や改版対応を通じて、設計品質の維持・向上にも関わっていただきます。 本案件では、進捗管理、評価業務、後進育成といった役割を前提とせず、「論理回路設計・検証ができるエンジニアであること」そのものが評価軸となります。これまでのASIC設計経験やRTL設計スキルが即戦力として扱われるため、スキル・経験内容を踏まえた条件調整が行われやすい点も特長です。 設計者としての専門性を維持し、余計な役割を背負わずに現役として技術に向き合い続けたい方に最適な開発環境です。 ■魅力ポイント: ・正社員採用 ・大手上場企業中心に5000社以上の案件 ・平均残業時間:月20時間、残業代1分単位で支給、住宅手当あり(一部例外あり) ・技術力向上に関するアクションと成果を反映する評価制度で給与アップが叶う ・e-learningなど研修制度充実 ・相談窓口が多く手厚いフォロー体制で安心 ■働く環境: 配属先によって多少前後しますが全社月平均では残業20h程度になります。 定年が65歳となっており生涯エンジニアとして社会貢献や技術伝承ができる環境が整っております。 ■エンジニアポスティング 社内注力企業はいつでも案件情報が見れる環境を実現。 配属先での就業が1年を超えたタイミングからいつでも好きなプロジェクトへ 立候補できる環境が整っています。 変更の範囲:会社の定める業務
働き方
勤務地
<勤務地詳細> 顧客先(東京都) 住所:東京都 受動喫煙対策:屋内全面禁煙 変更の範囲:会社の定める事業所
雇用形態
正社員
給与
<予定年収> 650万円〜870万円 <賃金形態> 月給制 <賃金内訳> 月額(基本給):460,000円〜580,000円 <月給> 460,000円〜580,000円 <昇給有無> 有 <残業手当> 有 <給与補足> ※スキル経験年数を考慮し話し合いの上、決定します。 ■賞与:年2回 ■昇給:年1回(4月) 賃金はあくまでも目安の金額であり、選考を通じて上下する可能性があります。 月給(月額)は固定手当を含めた表記です。
勤務時間
<勤務時間> 9:00〜18:00 (所定労働時間:8時間0分) 休憩時間:60分 時間外労働有無:有
実働標準労働時間
<その他就業時間補足> ■平均残業時間:月20時間 ※プロジェクトにより異なる
休日
完全週休2日制(休日は会社カレンダーによる) 年間有給休暇10日〜(下限日数は、入社半年経過後の付与日数となります) 年間休日日数123日 ※休日・休暇は、プロジェクト・配属先企業のカレンダーによる 特別休暇(慶弔その他)、特別休暇(慶弔その他)、有給休暇(初年度10日)、産前・産後休暇、育児休業・子の育児目的休暇、介護休業・介護休暇
特徴
待遇・福利厚生
通勤手当、家族手当、住宅手当、寮社宅、健康保険、厚生年金保険、雇用保険、労災保険 <各手当・制度補足> 通勤手当:全額支給(車通勤の場合も含む) 家族手当:配偶者月13000円/子1人につき月6000円 住宅手当:転居が必要な場合のみ(家賃の半額/上限月3万円) 寮社宅:社員寮、借上社宅制度あり※当社規定あり 社会保険:社会保険完備 <定年> 65歳 <教育制度・資格補助補足> 勉強会支援、実技研修、リーダー・マネジメント研修、資格取得支援制度(受験費用負担、祝い金)、CAD等各種研修 ※入社後3日間当社実施の研修あり。それ以外にもイーランニングやアカデミー制度あり <その他補足> 確定拠出年金制度(401k)、育児・介護休暇制度、引越補助、寮・社宅制度 ※【住宅補助(家賃の50%/最大3万)】、慶弔金制度、定期健康診断、メンタルチェック、キャリアプラン支援、自社保養施設、えらべる倶楽部(JTBベネフィット)利用可、キャリアコンサルティング、資格取得祝金、技術図書購入補助、労働組合あり 等 【諸手当】 ・時間外、深夜、休日出勤、出張手当(全額支給) ・家族、赴任、帰省旅費 ・地域手当、役職手当
選考について
対象となる方
■必須条件: ・VerilogまたはVHDLを用いた論理回路設計経験 ・RTL設計・検証を含む論理回路設計の実務経験 ・FPGAまたはASIC開発の実務経験 ・技術的な内容を共有できる基本的なコミュニケーション力 ■歓迎条件: ・ASIC開発フロー全体の理解・経験 ・論理検証、シミュレーション、テスト工程の経験 ・民生品向けデバイスLSIの開発経験
会社概要
会社名
株式会社BREXA Technology
所在地
東京都千代田区丸の内1-8-3丸の内トラストタワー本館17F 丸の内トラストタワー本館17F
事業内容
■人材派遣・SES・構内派遣・受託開発事業 機電・IT・建設・医薬など幅広い分野のエンジニアを育成・派遣しています。 ■イノベーション支援事象 企業のDX推進を支援するため、DX人材の派遣や先端技術導入の支援を行っています。 ■開発請負 システム開発や機械・電気製品開発などの受託事業も展開しています。 ■教育研修 未経験者やキャリアチェンジを目指す人材向けの研修制度が充実しています。資格取得支援制度も豊富です。 【同社の強み】 <豊富なエンジニア数と実績> 2024年時点で18,676名のエンジニアが在籍し、5,100社の取引実績があります。国内でも有数の技術者派遣企業です。 <幅広い技術領域への対応> 機械、電気・電子、IT、化学・バイオ、建設、医薬など多様な分野に対応できるエンジニアを擁しています。
従業員数
20,061名
資本金
483百万円
平均年齢
32歳
この求人に応募した人はこちらも検討しています
特徴から探す
休日・働き方
募集・採用情報
会社・職場の環境
待遇・福利厚生
語学
仕事内容
社員の平均年齢
【東京/府中市】Verilog/VHDL・ASIC開発◆LSI論理設計・検証◆研修・福利厚生充実◆
株式会社BREXA Technology



