【横浜】Chiplet IO Architect★TSMCグループ唯一の設計開発メーカー／転勤無しＧｌｏｂａｌ　Ｕｎｉｃｈｉｐ　Ｊａｐａｎ株式会社

〜半導体受託生産会社最大手のTSMCグループ唯一の『半導体製品・設計開発メーカー』／世界の大手企業の製品（AI、カメラ、車載、スマホ、VR等）の開発に携わることが可能〜 ■業務内容： ◎Chiplet化に伴うIO＆インターフェイス仕様設計対応の顧客コンサルティング ・従来のモノリシック型の1chipからChiplet化に向けた外部入出力＆Interface信号の制御・接続・分散のコンサル ・Chiplet化により、回路機能を複数のDieに分散した際の入出力＆Interface信号制御・接続・分散のコンサル ・Chiplet化に伴うアナログIP（PCIe、CXL,、Ethernet、高速SerDes、メモリIF等）の入出力＆Interface信号制御・接続・分散のコンサル ・外部入出力に直結だったHardMacroをChiplet化により複数Chip化した際の入出力＆Interface信号制御・接続・分散のコンサル ・Chiplet化に伴うBUS配線の入出力＆Interface信号制御・接続・分散のコンサル ・Chipletの利点を活かすための各DieのIO（入出力）＆Interface信号の分散・接続・制御手法の立案 ・Chiplet化により、性能を劣化させないための入出力＆Interface信号回路の分散・制御手法の立案 ・Chiplet技術を活用した今後の回路拡張性を考慮して、入出力＆Interface信号の分散・制御手法の立案 ・Chiplet-CPU Architectとの協調設計（CPU／Cacheメモリ／CPU-Subsystemの入出力＆Interface信号対応考慮） ・UCIe対応サポート ・GUC社内の、設計、検証、Physical実装チームとの折衝、及び社内の物理設計状況に応じた顧客交渉 ・Chiplet用に分散制御した回路の入出力信号仕様での物理実装妥当性判断・確認 ・GUC社内物理設計チームとの折衝 ■当社について： GUCは製品のエンジンとなる ASIC ／ SoCのデジタル半導体設計開発、量産安定供給・販売、及び、アナログIP設計＆供給・販売を行っているTSMCグループ唯一の半導体メーカーです。世界初となるTSMC最先端プロセスを用いた顧客製品の基幹設計開発に携わることが可能です。 変更の範囲：会社の定める業務

働き方

＜勤務地詳細＞ 本社 住所：神奈川県横浜市西区みなとみらい3-6-1 みなとみらいセンタービル12F 勤務地最寄駅：みなとみらい線／みなとみらい駅 受動喫煙対策：敷地内喫煙可能場所あり 変更の範囲：会社の定める事業所

正社員

＜予定年収＞ 1,200万円〜1,800万円 ＜賃金形態＞ 年俸制 ＜賃金内訳＞ 年額（基本給）：12,000,000円〜18,000,000円 ＜月額＞ 1,000,000円〜1,500,000円（12分割） ＜昇給有無＞ 有 ＜残業手当＞ 無 ＜給与補足＞ ※給与詳細は経験・能力等を考慮の上、同社規定により決定 ・賞与：(前年度合計6カ月分/上記年俸に含む/月額とは別に6月と12月に賞与として支給）※業績、評価による ・昇給：年1回　※業績、評価による 賃金はあくまでも目安の金額であり、選考を通じて上下する可能性があります。 月給(月額)は固定手当を含めた表記です。

＜労働時間区分＞ 専門業務型裁量労働制 みなし労働時間/日：8時間00分 休憩時間：60分 時間外労働有無：無 ＜標準的な勤務時間帯＞ 9:00〜18:00

完全週休2日制（休日は土日祝日） 年間有給休暇3日〜10日（下限日数は、入社直後の付与日数となります） 年間休日日数129日 年次有給休暇、夏季休暇、年末年始休暇、慶弔休暇、産前産後休暇などに加えて体調不良時に利用できる健康管理休暇（100%有給）を年間15日支給

通勤手当、住宅手当、健康保険、厚生年金保険、雇用保険、労災保険、退職金制度 ＜各手当・制度補足＞ 通勤手当：一律 20,000円/月 支給 住宅手当：支給制約・期限なし 社会保険：社会保険完備 退職金制度：補足事項なし ＜定年＞ 65歳 ＜教育制度・資格補助補足＞ ■スキルアップサポート手当 英語学習サポートをはじめ、スポーツジムや一般的な習い事、趣味活動に対しても、サポート制度があります。 ■メンター制度・キャリアコンサルティング制度 ＜その他補足＞ ◆スキルアップサポート手当あり（年間最大20万円） ◆手厚い補償の民間の生命・医療保険に加入（保険料は全額会社負担） ◆無料の各種ドリンクやスナックが並んだリフレッシュコーナー ◆毎日夕飯に温かいお弁当を支給 ◆マッサージチケットの配布

選考について

■必須条件：　 ◎Chiplet適応時の外部IO（入出力）＆Interface信号の制御・分散・接続技術経験 ・Chiplet化に伴うIO（入出力）＆Interface信号の設計への技術的影響（メリット／デメリット）は詳細な理解と経験が必要 ◎外部IO（入出力）＆Interface信号仕様観点での適切な機能回路Partitioning化の立案技術経験 ◎Chiplet化したことによる複数の各機能回路chip Dieに対する入出力＆Interface信号仕様の定義・妥当性確認・判定 ＜語学力＞ 必要条件：英語上級 ＜語学補足＞ 英語での海外顧客折衝経験（Fluentレベル）、海外顧客との密なコミュニケーション能力